现代半导体集成电路

习题十六

16.4 SoC验证方法

16.3 SOC仿真技术

16.2.3 基于Verilog-AMS的混合电路系统仿真

16.2.2 基于Verilog-A的模拟电路行为模型

16.2.1 模拟硬件描述语言Verilog-AMS

16.2 混合信号硬件描述语言Verilog-AMS

16.1.3 超深亚微米集成电路设计技术

16.1.2 IP核设计技术

16.1.1 软硬件协同设计技术

16.1 SoC设计方法学

第16章 片上系统（SoC）设计初步

习题十五

15.2.3 集成电路边界扫描技术和标准——IEEE1149.1

15.2.2 测试向量的产生

15.2.1 故障模型（Fault Model）

15.2 集成电路可测性设计

15.1.3 集成电路的版图设计中提高可靠性的措施

15.1.2 集成电路设计中提高可靠性的措施

15.1.1 集成电路可靠性

15.1 集成电路可靠性设计

第15章 集成电路可靠性设计与可测性设计

习题十四

14.3.3 混合信号CMOS集成电路版图设计注意事项

14.3.2 CMOS集成电路版图设计举例

14.3.1 CMOS集成电路版图设计过程

14.3 CMOS集成电路版图设计

14.2.2 集成化Bipolar晶体管版图设计

14.2.1 Bipolar集成电路版图设计过程

14.2 Bipolar集成电路版图设计

14.1.2 集成电路版图设计流程

14.1.1 集成电路版图设计方法

14.1 集成电路版图设计基础

第14章 集成电路版图设计

习题十三

13.4.2 N先于M滤波器

13.4.1 数字锁相环基本原理

13.4 数字PLL

13.3.2 锁相环中的抖动

13.3.1 PFD/CP的非理想效应

13.3 PLL的非理想效应

13.2.5 锁相环的系统数学模型

13.2.4 压控振荡器的数学模型

13.2.3 电荷泵和环路低通滤波器的数学模型

13.2.2 鉴频鉴相器的模型

13.2.1 电荷泵锁相环的工作原理

13.2 电荷泵PLL

13.1.3 锁定过程

13.1.2 捕获过程

13.1.1 不同频率信号的相位关系

13.1 PLL技术基础

第13章CMOS锁相环（PLL）

习题十二

12.4.2 频域参数测试

12.4.1 静态参数测试

12.4 CMOS数据转换器的测试初步

12.3.6 逐次逼近式A/D转换器

12.3.5 流水线（Pipeline 3A/D）转换器

12.3.4 折叠式A/D转换器

12.3.3 内插式A/D转换器

12.3.2 两步式A/D转换器

12.3.1 并行A/D转换器

12.3 Nyquist CMOS模数转换器

12.2.5 流水线D/A转换器

12.2.4 电荷重分配型D/A转换器

12.2.3 权电容型D/A转换器

12.2.2 R-2R电流权重型D/A转换器

12.2.1 电阻分压型D/A转换器

12.2 Nyquist CMOS数模转换器

12.1.10 有效分辨带宽（ERB）

12.1.9 有效位数（ENOB）

12.1.8 信号噪声失调比（SNDR）

12.1.7 总谐波失真（THD）

12.1.6 谐波失真（HDK）

12.1.5 信号噪声比（SNR）

12.1.4 无杂波动态范围（SFDR）

12.1.3 微分非线性误差（DNL）和积分非线性误差（INL）

12.1.2 理想A/D转换器

12.1.1 理想D/A转换器

12.1 CMOS数据转换器的主要性能指标

第12章CMOS数据转换器

习题十一

11.3.5 CMOS开关电容滤波器设计中应考虑部分实际因素

11.3.4 双二阶滤波器

11.3.3 一阶低通滤波器

11.3.2 开关电容滤波器设计方法

11.3.1 滤波器工作原理

11.3 CMOS开关电容滤波器

11.2 CMOS开关电容积分器电路

11.1.2 其他SC等效电阻电路

11.1.1 并联型SC等效电阻电路

11.1 CMOS开关电容等效电阻

第11章CMOS开关电容电路

习题十

10.3.4 设计举例

10.3.3 Rail-to-Rail输出级设计

10.3.2 恒跨导Rail-to-Rail输入级

10.3.1 Rail-to-Rail输入级

10.3 Rail-to-Rail CMOS运算放大器

10.2.4 设计举例

10.2.3 单级运放结构

10.2.1 套筒式共源共栅运放结构

10.2 高速CMOS运算放大器

10.1.3 两级运算放大器的设计方法

10.1.2 两级CMOS运放电路的补偿

10.1.1 两级CMOS运放的基本电路结构

10.1 两级运算放大器

第10章CMOS运算放大器

习题九

9.4.3 带隙基准源

9.4.2 VT基准源

9.4.1 简单基准源

9.4 CMOS基准电压源和电流源

9.3.2 CMOS差分放大器的小信号特性

9.3.1 CMOS差分放大器的大信号特性

9.3 CMOS差分放大器

9.2.4 Cascode放大器

9.2.3 共栅放大器

9.2.2 共漏放大器

9.2.1 共源放大器

9.2 CMOS基本模拟放大器

9.1.4 电流镜电路

9.1.3 电流沉和电流源电路

9.1.2 有源电阻

9.1.1 MOS模拟开关

9.1 CMOS基本模拟电路单元

第9章 基本CMOS模拟电路

习题八

8.9.3 采用不同技术的DRAM

8.9.2 DRAM的主要制造技术

8.9.1 DRAM的结构和基本原理

8.9 动态随机存取存储器（DRAM）

8.8.2 存储单元的主要参数

8.8.1 SRAM存储单元结构及工作原理

8.8 静态随机存取存储器

8.7 ROM的存取时间

8.6.3 深亚微米闪速存储器技术

8.6.2 闪速存储器的可靠性问题

8.6.1 闪速存储器的结构及工作原理

8.6 闪速存储器（FlashMemory）

8.5 电可擦除可编程ROM（E2PROM）

8.4 可擦除可编程ROM（EPROM）

8.3 可编程只读存储器（PROM）

8.2 掩模编程只读存储器（MaskROM）

8.1 存储器的结构

第8章 现代半导体存储器

习题七

7.4 CMOS算术逻辑单元（ALU）

7.3.4 飞速乘法器

7.3.3 流水线乘法器

7.3.2 并行乘法器

7.3.1 乘法器的运算原理

7.3 CMOS数字乘法器

7.2 CMOS移位寄存器

7.1.2 超前进位加法器

7.1.1 串行进位加法器

7.1 CMOS二进制加法器

第7章CMOS数字电路子系统

习题六

6.5 CMOS施密特触发器

6.4 CMOS多米诺逻辑

6.3.2 CMOSD触发器

6.3.1 CMOSRS触发器

6.3 CMOS触发器

6.2.2 CMOS传输门逻辑电路

6.2.1 CMOS传输门

6.2 CMOS传输门逻辑

6.1.3 CMOS组合逻辑电路

6.1.2 CMOS门电路

6.1.1 CMOS反相器

6.1 CMOS逻辑门电路

第6章CMOS基本逻辑电路

习题五

5.4 Bipolar运算放大器（μA741）

5.3.2 AB类输出电路

5.3.1 射极跟随器输出电路

5.3 Bipolar输出级电路

5.2.3 基准源电路

5.2.2 有源负载

5.2.1 恒流源

5.2 Bipolar基本模拟电路单元

5.1.2 双极差分放大器

5.1.1 Darlington放大器

5.1 Bipolar基本放大器

第5章 双极模拟集成电路

习题四

4.3.2 I2L电路工艺与版图设计

4.3.1 ECL电路工艺与版图设计

4.3 ECL和I2L工艺与版图设计

4.2.4 I2L与TTL之间的接口电路

4.2.3 I2L电路逻辑组合

4.2.2 I2L电路特性分析

4.2.1 I2L电路单元工作原理

4.2 I2L电路

4.1.5 ECL逻辑扩展

4.1.4 参考电压源

4.1.3 射极输出器

4.1.2 射极耦合电流开关

4.1.1 基本工作原理

4.1 ECL电路

第4章 发射极耦合逻辑与集成注入逻辑电路

习题三

3.4.2 单管逻辑门

3.4.1 简化逻辑门

3.4 简化逻辑门

3.3 TTL门电路逻辑扩展

3.2.2 LSTTL电路

3.2.1 STTL电路

3.2 STTL和LSTTL电路

3.1.4 电路特点

3.1.3 瞬态特性

3.1.2 电压传输特性

3.1.1 工作原理

3.1 六管单元TTL与非门

第3章 晶体管—晶体管逻辑（TTL）电路

习题二

2.4.3 典型的BiCMOS的光刻版次

2.4.2 以Bipolar工艺为基础的BiCMOS工艺

2.4.1 以CMOS工艺为基础的BiCMOS工艺

2.4 基本BiCMOS工艺

2.3.3 Bipolar工艺的光刻版次

2.3.2 Bipolar版图设计规则

2.3.1 PN结隔离与基本工序步骤

2.3 基本Bipolar工艺与器件结构

2.2.2 CMOS版图设计规则

2.2.1 基本n阱/双阱CMOS工艺步骤

2.2 基本CMOS工艺与器件结构

2.1.3 扩散与离子注入

2.1.2 氧化技术

2.1.1 硅晶圆的制造

2.1 集成电路基本制造技术

第2章 集成电路制造技术

习题一

1.5.4 Spice BSIM3V3模型

1.5.3 Spice Level 3模型

1.5.2 Spice Level 2模型

1.5.1 Spice Level 1模型

1.5 MOSSpice器件模型

1.4.2 CMOS集成电阻

1.4.1 CMOS集成电容

1.4 集成电路无源元件

1.3.3 Bipolar晶体管小信号模型

1.3.2 Bipolar晶体管大信号模型

1.3.1 Bipolar晶体管基本工作原理

1.3 双极型晶体管及模型

1.2.5 MOS晶体管的短沟道效应

1.2.3 MOS晶体管小信号模型

1.2.2 MOS晶体管大信号模型及体效应

1.2.1 MOS晶体管基本工作原理

1.2 MOS晶体管及模型

1.1.3 集成化的肖特基势垒二极管

1.1.2 PN结二极管基本原理

1.1.1 半导体与PN结

1.1 PN结与二极管

第1章 集成电路器件与模型

主要参数符号表

前言

版权信息

封面

封面

版权信息

前言

主要参数符号表

第1章 集成电路器件与模型

1.1 PN结与二极管

1.1.1 半导体与PN结

1.1.2 PN结二极管基本原理

1.1.3 集成化的肖特基势垒二极管

1.2 MOS晶体管及模型

1.2.1 MOS晶体管基本工作原理

1.2.2 MOS晶体管大信号模型及体效应

1.2.3 MOS晶体管小信号模型

1.2.5 MOS晶体管的短沟道效应

1.3 双极型晶体管及模型

1.3.1 Bipolar晶体管基本工作原理

1.3.2 Bipolar晶体管大信号模型

1.3.3 Bipolar晶体管小信号模型

1.4 集成电路无源元件

1.4.1 CMOS集成电容

1.4.2 CMOS集成电阻

1.5 MOSSpice器件模型

1.5.1 Spice Level 1模型

1.5.2 Spice Level 2模型

1.5.3 Spice Level 3模型

1.5.4 Spice BSIM3V3模型

习题一

第2章 集成电路制造技术

2.1 集成电路基本制造技术

2.1.1 硅晶圆的制造

2.1.2 氧化技术

2.1.3 扩散与离子注入

2.2 基本CMOS工艺与器件结构

2.2.1 基本n阱/双阱CMOS工艺步骤

2.2.2 CMOS版图设计规则

2.3 基本Bipolar工艺与器件结构

2.3.1 PN结隔离与基本工序步骤

2.3.2 Bipolar版图设计规则

2.3.3 Bipolar工艺的光刻版次

2.4 基本BiCMOS工艺

2.4.1 以CMOS工艺为基础的BiCMOS工艺

2.4.2 以Bipolar工艺为基础的BiCMOS工艺

2.4.3 典型的BiCMOS的光刻版次

习题二

第3章 晶体管—晶体管逻辑（TTL）电路

3.1 六管单元TTL与非门

3.1.1 工作原理

3.1.2 电压传输特性

3.1.3 瞬态特性

3.1.4 电路特点

3.2 STTL和LSTTL电路

3.2.1 STTL电路

3.2.2 LSTTL电路

3.3 TTL门电路逻辑扩展

3.4 简化逻辑门

3.4.1 简化逻辑门

3.4.2 单管逻辑门

习题三

第4章 发射极耦合逻辑与集成注入逻辑电路

4.1 ECL电路

4.1.1 基本工作原理

4.1.2 射极耦合电流开关

4.1.3 射极输出器

4.1.4 参考电压源

4.1.5 ECL逻辑扩展

4.2 I2L电路

4.2.1 I2L电路单元工作原理

4.2.2 I2L电路特性分析

4.2.3 I2L电路逻辑组合

4.2.4 I2L与TTL之间的接口电路

4.3 ECL和I2L工艺与版图设计

4.3.1 ECL电路工艺与版图设计

4.3.2 I2L电路工艺与版图设计

习题四

第5章 双极模拟集成电路

5.1 Bipolar基本放大器

5.1.1 Darlington放大器

5.1.2 双极差分放大器

5.2 Bipolar基本模拟电路单元

5.2.1 恒流源

5.2.2 有源负载

5.2.3 基准源电路

5.3 Bipolar输出级电路

5.3.1 射极跟随器输出电路

5.3.2 AB类输出电路

5.4 Bipolar运算放大器（μA741）

习题五

第6章CMOS基本逻辑电路

6.1 CMOS逻辑门电路

6.1.1 CMOS反相器

6.1.2 CMOS门电路

6.1.3 CMOS组合逻辑电路

6.2 CMOS传输门逻辑

6.2.1 CMOS传输门

6.2.2 CMOS传输门逻辑电路

6.3 CMOS触发器

6.3.1 CMOSRS触发器

6.3.2 CMOSD触发器

6.4 CMOS多米诺逻辑

6.5 CMOS施密特触发器

习题六

第7章CMOS数字电路子系统

7.1 CMOS二进制加法器

7.1.1 串行进位加法器

7.1.2 超前进位加法器

7.2 CMOS移位寄存器

7.3 CMOS数字乘法器

7.3.1 乘法器的运算原理

7.3.2 并行乘法器

7.3.3 流水线乘法器

7.3.4 飞速乘法器

7.4 CMOS算术逻辑单元（ALU）

习题七

第8章 现代半导体存储器

8.1 存储器的结构

8.2 掩模编程只读存储器（MaskROM）

8.3 可编程只读存储器（PROM）

8.4 可擦除可编程ROM（EPROM）

8.5 电可擦除可编程ROM（E2PROM）

8.6 闪速存储器（FlashMemory）

8.6.1 闪速存储器的结构及工作原理

8.6.2 闪速存储器的可靠性问题

8.6.3 深亚微米闪速存储器技术

8.7 ROM的存取时间

8.8 静态随机存取存储器

8.8.1 SRAM存储单元结构及工作原理

8.8.2 存储单元的主要参数

8.9 动态随机存取存储器（DRAM）

8.9.1 DRAM的结构和基本原理

8.9.2 DRAM的主要制造技术

8.9.3 采用不同技术的DRAM

习题八

第9章 基本CMOS模拟电路

9.1 CMOS基本模拟电路单元

9.1.1 MOS模拟开关

9.1.2 有源电阻

9.1.3 电流沉和电流源电路

9.1.4 电流镜电路

9.2 CMOS基本模拟放大器

9.2.1 共源放大器

9.2.2 共漏放大器

9.2.3 共栅放大器

9.2.4 Cascode放大器

9.3 CMOS差分放大器

9.3.1 CMOS差分放大器的大信号特性

9.3.2 CMOS差分放大器的小信号特性

9.4 CMOS基准电压源和电流源

9.4.1 简单基准源

9.4.2 VT基准源

9.4.3 带隙基准源

习题九

第10章CMOS运算放大器

10.1 两级运算放大器

10.1.1 两级CMOS运放的基本电路结构

10.1.2 两级CMOS运放电路的补偿

10.1.3 两级运算放大器的设计方法

10.2 高速CMOS运算放大器

10.2.1 套筒式共源共栅运放结构

10.2.3 单级运放结构

10.2.4 设计举例

10.3 Rail-to-Rail CMOS运算放大器

10.3.1 Rail-to-Rail输入级

10.3.2 恒跨导Rail-to-Rail输入级

10.3.3 Rail-to-Rail输出级设计

10.3.4 设计举例

习题十

第11章CMOS开关电容电路

11.1 CMOS开关电容等效电阻

11.1.1 并联型SC等效电阻电路

11.1.2 其他SC等效电阻电路

11.2 CMOS开关电容积分器电路

11.3 CMOS开关电容滤波器

11.3.1 滤波器工作原理

11.3.2 开关电容滤波器设计方法

11.3.3 一阶低通滤波器

11.3.4 双二阶滤波器

11.3.5 CMOS开关电容滤波器设计中应考虑部分实际因素

习题十一

第12章CMOS数据转换器

12.1 CMOS数据转换器的主要性能指标

12.1.1 理想D/A转换器

12.1.2 理想A/D转换器

12.1.3 微分非线性误差（DNL）和积分非线性误差（INL）

12.1.4 无杂波动态范围（SFDR）

12.1.5 信号噪声比（SNR）

12.1.6 谐波失真（HDK）

12.1.7 总谐波失真（THD）

12.1.8 信号噪声失调比（SNDR）

12.1.9 有效位数（ENOB）

12.1.10 有效分辨带宽（ERB）

12.2 Nyquist CMOS数模转换器

12.2.1 电阻分压型D/A转换器

12.2.2 R-2R电流权重型D/A转换器

12.2.3 权电容型D/A转换器

12.2.4 电荷重分配型D/A转换器

12.2.5 流水线D/A转换器

12.3 Nyquist CMOS模数转换器

12.3.1 并行A/D转换器

12.3.2 两步式A/D转换器

12.3.3 内插式A/D转换器

12.3.4 折叠式A/D转换器

12.3.5 流水线（Pipeline 3A/D）转换器

12.3.6 逐次逼近式A/D转换器

12.4 CMOS数据转换器的测试初步

12.4.1 静态参数测试

12.4.2 频域参数测试

习题十二

第13章CMOS锁相环（PLL）

13.1 PLL技术基础

13.1.1 不同频率信号的相位关系

13.1.2 捕获过程

13.1.3 锁定过程

13.2 电荷泵PLL

13.2.1 电荷泵锁相环的工作原理

13.2.2 鉴频鉴相器的模型

13.2.3 电荷泵和环路低通滤波器的数学模型

13.2.4 压控振荡器的数学模型

13.2.5 锁相环的系统数学模型

13.3 PLL的非理想效应

13.3.1 PFD/CP的非理想效应

13.3.2 锁相环中的抖动

13.4 数字PLL

13.4.1 数字锁相环基本原理

13.4.2 N先于M滤波器

习题十三

第14章 集成电路版图设计

14.1 集成电路版图设计基础

14.1.1 集成电路版图设计方法

14.1.2 集成电路版图设计流程

14.2 Bipolar集成电路版图设计

14.2.1 Bipolar集成电路版图设计过程

14.2.2 集成化Bipolar晶体管版图设计

14.3 CMOS集成电路版图设计

14.3.1 CMOS集成电路版图设计过程

14.3.2 CMOS集成电路版图设计举例

14.3.3 混合信号CMOS集成电路版图设计注意事项

习题十四

第15章 集成电路可靠性设计与可测性设计

15.1 集成电路可靠性设计

15.1.1 集成电路可靠性

15.1.2 集成电路设计中提高可靠性的措施

15.1.3 集成电路的版图设计中提高可靠性的措施

15.2 集成电路可测性设计

15.2.1 故障模型（Fault Model）

15.2.2 测试向量的产生

15.2.3 集成电路边界扫描技术和标准——IEEE1149.1

习题十五

第16章 片上系统（SoC）设计初步

16.1 SoC设计方法学

16.1.1 软硬件协同设计技术

16.1.2 IP核设计技术

16.1.3 超深亚微米集成电路设计技术

16.2 混合信号硬件描述语言Verilog-AMS

16.2.1 模拟硬件描述语言Verilog-AMS

16.2.2 基于Verilog-A的模拟电路行为模型

16.2.3 基于Verilog-AMS的混合电路系统仿真

16.3 SOC仿真技术

16.4 SoC验证方法

习题十六